SENSOR: Modul 1

[KEMBALI KE MENU HOME]
.

[menuju akhir]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Kondisi
5. Simulasi Rangkaian

6. Video Rangkaian
7. Link Download

Percobaan

Modul I
Gerbang Logika Dasar, Monostable Multivibrator
&
Flip flop

1. Tujuan [kembali]

Mengecek operasi dari gerbang logika dasar
Memahami konsep gerbang logika dasar, Aljabar Boelean, dan PetaKarnaugh
Memahami konsep penyederhanaan suatu fungsi logika menggunakan Ajabar Boelean dan Peta Karnaugh
Memahami prinsip dasar dari Multivibrator
Mengetahui berbagai macam flip-flop dan pemakaiannya

2. Alat dan Bahan [kembali]

Panel DL 2203C
Panel DL 2203D
Panel DL 2203S
Jumper

3. Dasar Teori [kembali]

Gerbang Logika Dasar

1. Gerbang AND

Gambar 1.1 (a) Rangkaian dasar gerbang AND (b) Simbol gerbang AND

Tabel 1.1 Tabel Kebenaran Logika AND

Bisa dilihat diatas bahwa keluaran akan bernilai 1 jika semua nilai input adalah 1, dan jika salah satu atau lebih input ada yang bernilai nol maka output akan bernilai nol.

2. Gerbang OR

Gambar 1.2 (a) Rangkaian dasar gerbang OR (b) Simbol gerbang OR

Tabel 1.2 Tabel Kebenaran Logika OR

Bila dilihat dari rangkaian dasarnya maka didapat tabel kebenaran seperti di atas. Pada gerbang logika OR ini bisa dikatakan bahwa jika salah satu atau lebih input bernilai 1 maka output akan bernilai 1 . Nilai output bernilai 0 hanya pada jika nilai semua input bernilai 0.

3. Inverter ( Gerbang NOT )

Gambar 1.3 (a) Rangkaian dasar gerbang NOT (b) Simbol gerbang NOT Tabel

1.3 Tabel Kebenaran Logika NOT

Gerbang NOT merupakan gerbang di mana keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan ,maka transistor akan jenuh dan keluaran akan bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.

4. Gerbang NOR

(a)

(b)

Gambar 1.4 (a) Rangkaian dasar gerbang NOR (b) Simbol gerbang NOR

Tabel 1.4 Tabel Kebenaran Logika NOR

Gerbang NOR adalah gerbang OR yang disambung ke inverter. Jadi nilai keluarannya merupakan kebalikan dari gerbang OR.

5. Gerbang NAND

Gambar 1.5 (a) Rangkaian dasar gerbang NAND (b) Simbol gerbang NAND

Tabel 1.5 Tabel Kebenaran Logika NAND

Gerbang NAND adalah gerbang AND yang keluarannya disambungkan ke inverter. Dan nilai dari tabel kebenarannya merupakan kebalikan dari tabel kebenaran dari gerbang AND.

6. Gerbang Exlusive OR (X-OR)

Gambar 1.6 (a) Rangkaian dasar gerbang X-OR (b) Simbol gerbang X-OR

Tabel 1.6 Tabel Kebenaran Logika X-OR

X-OR merupakan gerbang OR yang bersifat exlusif, di mana keluarannya akan nol jika masukannya bernilai sama, dan jika salah satu masukannya berbeda maka keluarannya akan bernilai 1.

Multivibrator

Multivibrator termasuk kedalam rangkaian generatif, artinya suatu rangkaian yang satu atau lebih titik keluarannya dengan sengaja dihubungkan kembali kemasukan untuk memberikan umpan balik.

Multivibrator adalah rangkaian sekuensial atau rangkaian aktif. Rangkaian ini dirancang untuk mempunyai karakteristik jika salah satu rangkaian aktif bersifat menghantar, maka rangkaian aktif yang lain bersifat cut-off atau terpancung. Multivibrator berfungsi untuk menyimpan bilangan biner, mencacah pulsa, menahan atau mengingat pulsa trigger, menyerempakkan operasi aritmatika, dan fungsi lain yang ada dalam sistem digital. Keluarga multivibrator yang akan dibahas adalah rangkaian astabil, rangkaian bistabil dan rangkaian monostabil.

1. Multivibrator Astabil

Multivibrator astabil adalah multivibrator yang tidak mempunyai keadaan stabil. Multivibrator akan berada pada salah satu keadaan selama sesaat dan kemudian berpindah ke keadaan lain selama sesaat pula. Keluaran berosilasi di antara dua keadaan tinggi dan rendah ditentukan oleh parameter rangkaian dan tidak memerlukan pulsa masukan.Oleh karena itulah multivibrator astabil disebut juga multivibator bebas bergerak atau free running multivbrator.Multivibrator ini biasa digunakan sebagai pembangkit pula(clock). Multivibrator astabil juga dapat dibangun menggunakan transistor IC pewaktuan dan resistor.

2. Multivibrator Monostabil

Multivibrator ini hanya mempunyai satu keadaan stabil. Kuasi stabil terjadi bila keadaan stabil dipicu ke keadaan lain. Waktu perubahan dari keadaan stabil dipicu ke keadaan lain. Waktu perubahan dari keadaan tidak stabil ke keadaan stabil (kuasi stabil) ditentukan oleh rangkaian RC.Monostabil juga disebut ultivibrator satu bidikan (one shot multivibrator).

3. Multivibrator Bistabil

Rangkaian mulvibrator bistabil adalah rangkaian multivibrator yang mempunyai dua keadaan stabil yaitu stabil tinggi atau keadaan logika tinggi dan stabil rendah atau stabil rendah atau keadaan logika rendah. Keluaran bistabil akan berubah dari keadaan tinggi ke keadaan rendah atau sebaliknya jika rangkaian tersebut diberi suatu masukan atau di-triger. Rangkaian bistabil disebut juga flipflop.Ada beberapa macam flip-flop yaitu S, D, Togle, JK, dan JK master save flipflop.

4. Kondisi [kembali]
Tugas Pendahuluan Percobaan 6, Kondisi 7 :
Buatlah rangkaian multivibrator monostabil sesuai dengan gambar pada percobaan dengan kapasitor sebesar 566 uF dan resistor sebesar 3 kΩ

5. Simulasi Rangkaian [kembali]

A. GERBANG LOGIKA DASAR

Jurnal

Video Percobaan

Analisa

1. Analisa Output Masing-masing gerbang
Output dari masing-masing gerbang logika pada percobaan telah sesuai dengan tabel kebenarannya. Pada gerbang NOT nilai outputnya adalah kebalikan dari nilai inputnya. Pada gerbang AND jika terdapat salah stu inputannya bernilai 0 maka hasil outputnya akan bernilai 0. Pada gerbang OR jida terdapat salah satu dari nilai inputnya 1 maka akan menghasilkan output yang berniali 1. Pada gerbang XOR Jika jumlah inputan 1 bernilai ganjil maka akan menghasilkan output yang bernilai 1. pada gerbnang NAND jika terdapat salah satu pada nilai inputnya bernilai 0 makan akan menghasilkan output yang bernilai 1. Pada gerbang NOR jika terdapat salah satu dari nilai inputnya yang bernilai 1 maka akan menghasilkan output yang bernilai 0. terkahit pada gerbang XNOR Jika jumlah dari nilai inputnya yang berlogika 1 ganjil maka akan menghasilkan nilai output yang berlogika 0. Logika 0 dan 1 pada nilai output ditunjuukan dengan mati dan nyalanya suatu LED pada praktikum.

2. Analisa output yang dihasilkan jika input dari masing-masing gerbang lebih dari dua.
Input dari masing-masing gerbang logika dapat lebih dari dua kecuali input dari gerbang NOT. Nilai hasil dari output masing-masing gerbang jika menggunakan input lebih dari dua dapat kita rujuk pada point analisa yang pertama karena logikanya sama saja dengan inputan 2.

B. J-K Flip Flop dan D Flip Flop
Jurnal

Video Percobaan

Analisa

1. Analisa Rangkaian Percobaan

Percobaan menggunakan blok dari JK Flip-Flop dan D Flip-Flop yang tampak pada hardware di atas. Nah masing masing dari Flip-Flop baik JK dan D, Set (S) dan R(Reset) dari masing masing Flip-Flop tersebut dihubungkan ke Saklar B1 dan B0.

Pada JK Flip-Flop input J nya dihubungkan ke saklar B2, input K ke saklar B4 dan input CKL ke saklar B3. Ouput Q dan ǭ Masing-masong dihubungkan ke LED H7 dan H6.

Pada D Flip-Flop, Input D nya dihubungkan ke saklar B5 dan input CLK ke saklar B6. Output Q dan ǭ masing-masing dihubungkan ke LED H4 dan H3. Tujuan Dihubungkannya Input ke Saklar adalah untuk memberikan nilai atau logika 0 atau pun 1. begitupun dengan output yang dihubungkan ke LED adalah untuk melihat logika yang dikeluarkan dari Flip-Flop.

Pada percobaan ini dilakukan mode-mode penggunaan dari JK Flip-Flop diantaranya :

Mode Asinkronus Set: mode ini dibuat dengan cara memberikan input dari Reset bernilai 1 dan input dari Set bernilai 0, serta input J, K, dan CLK nya tidak dipedulikan.
Mode Asinkronus Reset: mode ini dibuat dengan cara memberikan input Reset bernilai 0 dan input Set bernilai 1 serta input J, K, dan CLK tidak dipedulikan.
Mode Terlarang: mode ini dibuat dengan memberikan Input Set dan Resetnya masing-masing bernilai 0 dan input J, K, dan CLK tidak dipedulikan.
Mode Tetap: Mode ini dibuat dengan memberikan input Set dan Resetnya bernilai 1 dan input J dan K bernilai 0 serta input CLK diberikan pulsa (clock)
Mode Reset: Mode ini dibuat dengan cara memberikan input Set dan reset bernilai 1 dan input J bernilai 0, K bernilai 1 serta input CLK diberi pulsa (clock)
Mode Set: Mode ini dibuat dengan cara memberikan input 1 pada Set dan Reset dan input J bernilai 1, K bernilai 0 serta input CLK diberi clock.
Mode Toggle: Mode ini dibuat dengan memberikan nilai input 1 pada set, reset, J dan K, dan input berupa clock pada CLK.

Pada percobaan juga dilakukan beberapa mode-mode dari penggunaan D Flip-Flop diantaranya:

Asinkronus Set yang sama caraya dengan JK Flip-Flop di atas.
Asinkronus Reset yang sama caranya dengan JK Flip-Flop di atas.
Terlarang yang sama caranya dengan JK Flip-Flop di Atas.
Set yang dibuat dengan memberikan logika 1 pada Set dan Reset serta 1 pada input D, dan Input Clocknya di cabut yang berarti memberikan transisi dari Low ke High.
Reset yang dibuat dengan memberikan logika 1 pada Set dan Reset serta 0 pada input D, dan input clocknya dicabut yang berarti membrikan logika transisi dari low ke High.

2. Perbandingan Hasil Pada Praktikum dengan Tabel Kebenaran.

Dimulai dari JK Flip-Flop, Untuk membandingkannya berikut terdapat gambar tabel kebenaran dari JK Flip-Flop

Pertama yang akan dibandingkan adalah Nilai output saat digunakan pada mode asinkron set. Dimana pada jurnal Mode asinkron set terdapat pada nomor 2. Dapat dilihat Hasil dari output pada percobaan adalah untuk Q bernilai 1 dan ǭ bernilai 0 dimana sudah sesuai dengan Tabel kebenaran di atas.

Kemudian perbandingan nilai ouput saat digunakan pada mode asinkron reset yaitu pada jurnal mode ini terdapat pada nomor 1. Dapat dilihat juga bahwa Nilai output Q adalah 0 dan ǭ adalah 1 yang juga sesuai dengan tabel kebenaran.

Perbandingan nilai output pada saat digunakan pada mode terlarang dimana mode ini pada jurnal terdapat pada nomor 3 yang menghasilkan kedua outputnya adalah 0. nilai ini juga sesuai dengan tabel kebenaran.

Perbandingan nilai output pada saat digunakan pada mode Hold atau tetap yang pada jurnal yaitu nomor 4. Ouput menghasilkan nilai yang sama dengan nilai sebelumnya yaitu 1. Ini juga sudah sesuai dengan tabel kebenaran di atas.

Perbandingan dari nilai output pada saat digunakan pada mode reset yang pada jurnal yaitu nomor 5. Output pada mode ini menghasilkan Q bernilai 0 dan bernilai 1. Hasil ini juga menunjukkan persamaan dengan tabel kebenarannya.

Perbandingan dari nilai output pada saat digunakan pada mode set yang pada jurnal yaitu nomor 6. Output pada mode ini menghasilkan Q bernilai 1 dan bernilai 0. Hasil juga menunjukkan kesamaan dengan tabel kebenaran di atas.

Perbandingan dari nilai output pada saat digunakan pada mode toggle yang pada jurnal yaitu nomor 7. Output pada mode ini menghasilkan Q dan menghasilkan nilai yang berubah-ubah. Hasil juga menunjukkan kesamaan dengan tabel kebenaran di atas.

C. T Flip Flop dan Aplikasinya
Jurnal

Video Percobaan

Analisa

1. Analisa Rangkaian Percobaan
Percobaan T flip-flop ini menggunakan blok JK flip-flop dimana Inputan J dan K nya diberikan logika 1. Kemudian input CLK ini yang menjadi input T dihubungkan ke saklar B2, Set dihubungkan ke saklar B1 dan Reset dihubungkan ke saklar B0. Hasil output Q dihubungkan dengan LED H7 dan dengan LED H6.
Percobaan ini menggunakan beberapa mode dari T flip-Flop yaitu:

Asinkronus Set yang sama caraya dengan JK Flip-Flop di atas.
Asinkronus Reset yang sama caranya dengan JK Flip-Flop di atas.
Terlarang yang sama caranya dengan JK Flip-Flop di Atas.
Toggle yang dibuat dengan menghubungkan Pre dan Clr dengan logika 1 serta input T diberikan clock.

2. Perbandingan Hasil Percobaan dengan Tabel Kebenaran

Pertama Perbandingan Hasil dari T Flip-Flop saat digunakan pada mode Asinkronus Set yaitu pada jurnal yang nomor 2. Hasil outputnya yaitu Q bernilai 1 dan Q' bernilai 0. Hasil ini sama dengan tabel kebenaran di atas.
Perbandingan hasil dari T Flip-Flop saat digunakan pada mode Asinkronus Reset yaitu pada jurnal yang nomor 1. Hasil output nya yaitu Q bernilai 0 dan Q' bernilai 1. Hasil ini sama juga dengan Tabel Kebenaran di atas.
Perbandingan Hasil dari T Flip-FLop saat digunakan pasa mode Terlarang yaitu pada jurnal yang nomor 3. Output Q dan Q' keduanya bernilai 1. Hasil ini sama juga denhgan tabel kebenaran di atas.
Perbandingan hasil dari T Flip-Flop saat digunakan pada mode Toggle yang dijurnal nomor 4. Output Q Berubah-ubah sesuai dengan output T nya. Perubahan ini diakibatkan ketika input T berlogika 1 yang akan membalikka nilai output Q. jika input T berlogika 0 maka output Q tidak akan dibalikkan. Hasil output ini sama dengan tabel kebenaran di atas.